阻抗匹配是所指在能量传输时，拒绝阻抗电阻要和传输线的特征电阻大于，此时的传输会产生光线，这指出所有能量都被阻抗吸取了。反之则在传输中有能量损失。

在高速PCB设计中，电阻的给定与否关系到信号的质量好坏。PCB走线什么时候必须做到阻抗匹配？不主要看频率，而关键是看信号的边沿平缓程度，即信号的下降／下降时间，一般指出如果信号的下降／下降时间（按10％～90％计）大于6倍导线延时，就是高速信号，必需留意阻抗匹配的问题。导线延时一般给定为150ps／inch。

特征电阻信号沿传输线传播过程当中，如果传输线上各处具备完全一致的信号传播速度，并且单位长度上的电容也一样，那么信号在传播过程中总是看见完全一致的瞬间电阻。由于在整个传输线上电阻维持恒定恒定，我们得出一个特定的名称，来回应特定的传输线的这种特征或者是特性，称作该传输线的特征电阻。特征电阻是指信号沿传输线传播时，信号看见的瞬间电阻的值。特征电阻与PCB导线所在的板层、PCB所用的材质（介电常数）、回头线宽度、导线与平面的距离等因素有关，与走线长度牵涉到。

特征电阻可以用于软件计算出来。高速PCB布线中，一般把数字信号的走线电阻设计为50欧姆，这是个约的数字。一般规定同轴电缆基带50欧姆，频带75欧姆，对绞线（差分）为100欧姆。

少见阻抗匹配的方式1、串联终端给定在信号源末端电阻高于传输线特征电阻的条件下，在信号的源端和传输线之间串联一个电阻R，使源端的输出阻抗与传输线的特征电阻相匹配，诱导从阻抗末端光线回去的信号再次发生再度光线。给定电阻自由选择原则：给定电阻值与驱动器的输出阻抗之和相等传输线的特征电阻。少见的CMOS和TTL驱动器，其输出阻抗不会随信号的电平大小变化而变化。

因此，对TTL或CMOS电路来说，不有可能有十分准确的给定电阻，不能折衷考虑到。链状流形结构的信号网路不合适用于串联终端给定，所有的阻抗必需收到传输线的末端。

串联给定是最常用的终端给定方法。它的优点是功耗小，会给驱动器带给额外的直流阻抗，也会在信号和地之间引进额外的电阻，而且只必须一个电阻元件。少见应用于：一般的CMOS、TTL电路的阻抗匹配。

USB信号也取样这种方法做到阻抗匹配。2、并联终端给定在信号源末端电阻较小的情况下，通过减少并联电阻使阻抗末端输入阻抗与传输线的特征电阻相匹配，超过避免阻抗末端光线的目的。构建形式分成单电阻和双电阻两种形式。

给定电阻自由选择原则：在芯片的输入阻抗很高的情况下，对单电阻形式来说，阻抗端的并联电阻值必需与传输线的特征电阻相似或大于；对双电阻形式来说，每个并联电阻值为传输线特征电阻的两倍。并联终端给定优点是简单易行，显而易见的缺点是不会带给直流功耗：单电阻方式的直流功耗与信号的频率密切涉及；双电阻方式则无论信号是高电平还是低电平都有直流功耗，但电流比单电阻方式少一半。少见应用于：以高速信号应用于较多。（1）DDR、DDR2等SSTL驱动器。

使用单电阻形式，并联到VTT（一般为IOVDD的一半）。其中DDR2数据信号的并联给定电阻是内置在芯片中的。（2）TMDS等高速串行数据模块。

使用单电阻形式，在接管设备末端并联到IOVDD，单端电阻为50欧姆（差分对间为100欧姆）。

本文来源：澳门bet356体育在线官网安装-www.bdhongluo.com